咨询热线:+(86)10 63308519
您现在所在位置:首页 > 行业资讯
极端环境下高速应用设计的五大原则
来源: Matt McAlonis, TE Connectivity 研发与产品开发高级总工程师作者: Matt McAlonis, TE Connectivity 研发与产品开发高级总工程师时间:2020-09-13 15:57:02点击:425

如今,地理定位制图、无人机(UAV)视频流、光成像检测与测距(LiDAR)传感,以及其他数据密集型航空应用,对于快速数据传输有着几乎无限的需求。飞行员们们希望即时了解:轨迹是否清晰?方向是否正确?飞行路线上是否存在障碍物?

要想实时提供这些问题的答案,嵌入的系统和电子设备采用的互连技术就必须比商业级解决方案更为强大,同时支持高速协议(10Gb以太网、USB3.0、 InfiniBand)和高速总线(VPX、PCI Express-PCIe)。 为了帮助开发人员应对这些挑战,TE总结了五大设计原则,以便利用强大的互连接口支持高速数据传输并保持信号的完整性。

保证信号的完整性

在项目开始的时候,我们就要将互连接口视为整个系统的重要组成部分,而不是最后一刻才补充考虑。每一个连接都很重要,因为每一个等级的电子封装都要求互连接口能够保证信号的完整性。在六个不同的电子封装等级上,每一个互连接口都必须能够保证数据速率和性能:


·第 1 级:基本电路元件与其引线之间的连接。

·第 2 级:组件引线与印刷电路板(PCB)之间的连接,例如:集成电路(IC)插座。

·第 3 级:两个电路板之间的连接,一般是板对板连接,需要使用一体化卡边连接器、两件式连接器或堆叠式连接器。

·第 4 级:两个分总成之间的连接,一般使用电线和电缆,当设备在其外壳中有多个分总成时则需要使用插头。

·第 5 级:分总成与系统输入/输出(I/O)端口之间的连接,一般通过电缆或直连(例如:板载隔板连接器)方式与分总成连接。

·第 6 级:物理上分离的系统之间的连接,一般使用铜缆或光纤将分离系统的I/O端口与其他设备、外围设备或网络交换机连接。也可能需要使用天线进行无线连接。


实现信号路径的电气优化

信号进出电路或组件时,其强度都会有所损耗。这种信号衰减称为“插入损耗”,以分贝(dB)计量,它是每个互连接口机电属性的固有副作用。总插入损耗是多种因素的共同产物,这些因素包括:阻抗不匹配、导体损耗(信号线路导体引起的能量损耗)和介电损耗(介电材料本身引起的能量损耗)。

尽管插入损耗无法完全消除,但设计人员可以选择那些对信号完整性影响最小的材料和设计的互连接口。例如,在高速应用中,设计人员一般会选用插入损耗额定值为 –1 分贝甚至更低的连接器,以确保足够的信号强度。设计人员在确定特定应用的可接受通道电平时,还需要考虑传输线路中影响信号完整性的其他因素。


确保阻抗和路径长度匹配

当互连接口对电流的电阻或电抗不同于电路的其余部分时,就会导致阻抗不连续或失配。阻抗失配会引起信号反射,从而影响信号沿线路传输时的完整性。有一种信号反射叫“回波损耗”,它是由于阻抗失配而被反射回信号源的能量。

除非组件本身是定制的,否则设计人员通常无法更改连接器或电缆的阻抗。因此,我们的设计目标通常是使互连接口的阻抗与参考环境的阻抗相匹配。例如,在75Ω系统中,75Ω连接器比50Ω连接器更具电隐形性。

选择那些几何形状或介电材料能够尽量降低阻抗失配的触点、电缆及其他元件,这是保持信号完整性的第一步。第二步则是统一管理所有组件到组件的过渡区域, 包括焊点、压接点和导线到连接器的过渡区域。尽管我们可以为特定传输路径确定可接受的回波损耗最大值和最小值,但目标频带内的回波损耗值一般都低于–10分贝。

当互连接口使用两个或多个并行信号路径时(例如:差分对信令),路径长度也变得很重要。在这种情况下,电气路径长度必须精确匹配。否则,每个信号通过互连接口传播花费的时间将会有所不同,因此而产生的传播时延称为差分对的“偏移”,它将对系统时序产生负面影响,并将增加插入损耗、阻抗失配和串扰。


注意串扰

信号的完整性是高千兆位数据传输速率及相应千兆赫兹频率所面临的主要问题。在较低速度的串行信号传输中,连接器和电缆具有电透明性,对信号质量影响不大,因为信号遵循从发射机到接收机的传输路径。但是,由于串行信道进行了并行配置以提高数据速率,因此会出现问题。

攻击信道和附近的并行受害信道的导体之间发生电感和电容耦合,于是快速变化的电场发出噪声,我们称之为“串扰”。在高速系统中,近端串扰(NEXT)和远端串扰(FEXT)分别影响信号的发射端和接收端。布线时,将电线以180°的方向绞在一起可以使噪声发射彼此异相,从而消除噪声。但是,在较高频率下,双绞线电缆必须进行屏蔽,以满足串扰方面的要求。

对于高速 I/O 有线连接器,我们还可以采用其他减少串扰的措施,例如:


·使用特殊设计的触点,而非开放式引脚区域并排冲压触点,因为后者产生的平行金属表面区域容易发生串扰

·优化高速差动触点和接地之间的间距

·将重要引脚设计为返回路径(接地),最大程度地减少不必要的耦合


其他互连和板级技术也可用于减少串扰,这是一个复杂的课题,其目标是根据所需的串扰水平选择合适的技术。串扰水平的范围为1%-10%,使用时域反射计测量并利用信号眼图进行分析。

不只是连接器

在追求更高的数据速率和更快的频率时,每一个互连接口都很重要。不过,整个信道的设计也非常重要,尤其是在VPX背板中使用的信道。连接器附近优化而一致的PCB 特性,对于保持高速性能极其重要。在电路板设计中,对于提高数据速率至关重要的因素包括:

·电路板材料:介电常数,玻璃编织布、尺寸和均匀性,铜的光滑度或粗糙度。

·通孔设计:回钻,盲孔,埋入式微孔,或双直径通孔。

·隔板布局:隔板尺寸,中间设计,偏移补偿。

·迹线布线:焊盘尺寸,迹线宽度与损耗,迹线至隔板的间隙。

在对PCB进行优化时,设计人员不应将一切视为理所当然。PCB设计分析,减小连接器足迹,优化通孔,还有采用无短截线的更好PCB材料,这些都可以发挥作用。

评估各项因素,确保从背板到盒对盒连接的无缝集成和信号完整性,这是一个复杂的课题,正如本文探讨的互连接口设计的其他方面一样。为了简化设计人员的工作,TE Connectivity提供了一个高速应用开发套件,其中涵盖了关键设计因素和互连产品选项。

通过该套件的在线菜单,我们可以快速获取I/O有线、板对板、射频(RF)连接器以及电缆和光纤的产品规格、图纸和目录。该工具使得设计人员能够主动采取措施,满足严苛的国防和航空航天应用对于速度的需求。


作者简介

Matt拥有机械工程学位,在航空航天、国防和电子计算行业积累了23年以上的丰富经验。Matt拥有超过35项连接方面的技术专利。

*TE Connectivity, TE, TE Connectivity标识是TE Connectivity拥有或许可的商标。

> 相关阅读:
> 评论留言:
热门推荐
联系地址: 北京市西城区马连道路25号 企业邮箱:[email protected]
©2019 版权所有©北京中福必易网络科技有限公司  京公安备11010802012124